Qual é a diferença entre LPDDR3 e LPDDR4 RAM?

Bambos LPDDR3 e LPDDR4 são DRAM síncronas de alta velocidade, mas existe uma série de características com base nas quais elas variam:-

1] Prefetch Architecture:-

LPDDR3 é um dispositivo 8n Prefetch Architecture, o que significa que para cada acesso de leitura/gravação,8 palavras de dados externos precisam ser fornecidas enquanto LPDDR4 é um dispositivo 16n Prefetch Architecture, o que significa que para cada acesso de leitura/gravação são necessárias 16 palavras de dados externos.

O conceito de Prefetch é a principal razão para os modelos DDR trabalharem com uma taxa de relógio ou frequência mais alta. Se olharmos cada modelo de DDR de perto veremos que cada vez que uma nova revisão de DDR entra no mercado o seu catálogo de dados interno é duas vezes maior que o outro, uma vez que requer armazenar dados na matriz de capacitores.

2] Número de Canais:-

LPDDR4 consiste em dois canais de 16 bits representados na sua maioria como canal A e canal B, ao contrário do LPDDR3 que consiste num único canal de 32 bits.

Due a dois canais de 16 bits LPDDR4 reduz o efeito da capacitância parasitária e do acesso mais curto ao caminho de dados de ambos os lados que não estão disponíveis no LPDDR3.

3]. Taxa de Dados:-

LPDDR4 tem uma taxa de dados I/O de 4266 MT/S em comparação com a taxa de dados I/O de 2133 MT/S em LPDDR3.

Isto é possível com base em dois canais em LPDDR4 que também permite que o barramento de clock e endereço seja multiplexado juntamente com o barramento de dados, o que reduz ainda mais o enviesamento resultando numa taxa de dados mais alta e economiza energia ao contrário de LPDDR3.

4]. Tensão de alimentação requerida:-

A tensão de alimentação foi reduzida em LPDDR4 que é 1.2V em comparação com 1.1V em LPDDR3.

Due a baixa tensão em LPDDR4,ajuda a reduzir tanto a comutação como a potência estática.

5] I/O Pins:-

LPDDR4 usa arquitetura de 2 ou 4 relógios devido ao qual cada comando usa 1,2 ou 4 ciclos de relógio enquanto transfere as informações no barramento de dados na borda positiva do relógio e, portanto, o número de pinos de entrada é bem menor em comparação com outros modelos DDR.

Enquanto LPDDR3 usa arquitetura de 2 clock e usa um ciclo de clock para transferir informações no barramento na borda positiva e negativa do clock.

Hence em LPDDR4 o número de pinos de E/S é bem menor comparado com LPDDR3.

6]. Comandos:-

Existem no total 19 comandos em LPDDR4 e são independentes(Refresh,Precharge,Self refresh),4 ciclos de relógios(Activate 1 -> Activate 2,WR1 -> CAS2, RD1 -> CAS2, MPC1 -> CAS2, MW -> CAS2) ou 2 ciclos de relógios(MRW1 -> MRW2)

Enquanto que em LPDDR3, a maioria dos comandos levou um ciclo para executar uma vez que não existem comandos que executam em pares.

7] Técnica de terminação:-

LPDDR4 utiliza terminação NMOS pull down, o que a torna rápida enquanto LPDDR3 utiliza PMOS pull up e um pouco lenta por causa de mais estágios de cascata.

8] Comprimento de ruptura/ODT/CA:-

LPDDR4 tem suportado comprimento de ruptura de 16,32 e na mosca enquanto LPDDR3 tem suportado comprimento de ruptura de apenas 8,

LPDDR4 tem suportado características ODT CA e DQ enquanto LPDDR3 tem suportado opcionalmente apenas a característica ODT DQ.

A contagem do pino CA é 6 em LPDDR4 enquanto em LPDDR3 é 10,

9] Interface:-

A interface usada para LPDDR4 é LVSTL(Low Voltage swing Terminated Logic) em comparação com LPDDR3 que usa HSUL(High Speed Unterminated Logic) .

Due to LVSTL technique in LPDDR4 it saves more power than LPDDR3 and increases the thermal profile which in turn increases the battery life of the device.

10] Outras funcionalidades:-

LPDDR4 utiliza funcionalidades de escrita mascarada juntamente com funcionalidades DBI e DMI que reduziram o poder de terminação IO. Juntamente com muitas funcionalidades de treino como o treino de calibração RD DQ foi incluído.

As funcionalidades como o PASR que existe no LPDDR3 foi completamente removido do LPDDR4.